COMPARING METHOD AND COMPARATOR Patent Number: JP4340127 Publication date: 1992-11-26 Inventor(s): **INOUE TOSHIAKI** Applicant(s): **NEC CORP** Requested Patent: JP4340127 Application Number: JP19910016168 19910207 Priority Number(s): IPC Classification: G06F7/02 EC Classification: Equivalents: Abstract PURPOSE:To speed up comparing process and to reduce the number of gates by reducing the required number of steps of a propagation part from a conventional value log2n to lognn. CONSTITUTION: This comparator is provided with a comparing part 1 consisting of n (n is a positive integer) comparing elements 11 to 1n so as to compare the sizes of 2 bits out of inputted n bits and output n compared results and the propagation part 2 for inputting the n compared results outputted from the comparing part 1 and outputting one compared result obtained by collecting the n inputs. Each of the comparing element 11 to 1n compares the sizes of two 1-bit inputs and outputs a group of the following three outputs as a compared result. Namely an output indicating whether one input is larger than the other or not, an output indicating whether both inputs are mutually equal or not and an output indicating whether one input is smaller than the other or not are outputted as a group. Each of a propagation

Data supplied from the esp@cenet database - 12

elements 22 to 2m inputs compared results for m bits and outputs a compared result collecting the m-bit

compared results.

(43)公開日 平成4年(1992)11月26日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 7/02

G 8323-5B

審査請求 未請求 請求項の数3(全 5 頁)

(21)出願番号

(22)出願日

特願平3-16168

平成3年(1991)2月7日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 井上 俊明

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 内原 晋

(54) 【発明の名称】 比較方法および比較器

(57)【要約】

【構成】n(nは正の整数)個の比較要素からなり、入力したnピットの2数の各ピット毎の大小関係を比較してn組の比較結果を出力する比較部を備える。m(3≤m≤nである整数)組の伝播要素からなり、比較部のn組の比較結果出力を入力とし、これらをまとめて1組の比較結果を出力する伝播部を備える。比較要素は1ピットの2数の入力相互間の大小関係を比較する。比較結果として以下の3つの出力を1組として出力する。すなわち、一方の入力が他方の入力より大きいか否かを表す出力と、等しいか否かを表す出力および小さいか否かを表す出力である。伝播要素はmピット分の比較結果を入力し、これらをまとめて1組の比較結果を出力する。

【効果】従来10g: nであった伝播部の所要段数が1 0g: nに減少できるので、比較処理の高速化およびゲート数の減少を図ることができる。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】 n (nは正の整数) 個の比較要素からな りn ピットの数である第一、第二の数を入力とし各ピッ ト毎の大小関係を比較してn組の比較結果を出力する比 較部と、m (3≤m≤nである整数) 組の伝播要素から なり前記比較部の前記n組の前記比較結果出力を入力と し1組の前記比較結果を出力する伝播部とを備え、前記 比較要素は1ビットの数である第一および第二の入力相 互間の大小関係を比較し比較結果として前配第一の入力 が前記第二の入力より大きいか否かを表す第一の出力 10 と、前記第一の入力が前記第二の入力と等しいか否かを 表す第二の出力と、前記第一の入力が前記第二の入力よ り小さいか否かを表す第三の出力との3つの出力を1組 として出力し、前配伝播要素はmビット分の前配比較結 果を入力し1組の前配比較結果を出力することを特徴と する比較方法。

【請求項2】 1ピットの数である第一および第二の入 力相互間の大小関係を比較し比較結果として前記第一の 入力が前配第二の入力より大きいか否かを表す第一の出 カと、前記第一の入力が前記第二の入力と等しいか否か 20 を表す第二の出力と、前配第一の入力が前配第二の入力 より小さいか否かを表す第三の出力との3つの出力を1 組とするn(nは正の整数)個の比較要素を有しnビッ トの数である第一、第二の数を入力とし前記第一、第二 の数の各ピット毎の前記大小関係を比較してn組の前記 比較結果を出力する比較部と、m (3≤m≤nである整 数) ピット分の前記比較結果を入力し1組の前記比較結 果を出力とするm組の伝播要素を有し前記比較部の前記 n組の前配比較結果の出力を入力とし1組の前配比較結 果を出力する伝播部とを備えることを特徴とする比較 30 器。

【請求項3】 前記比較要素は前記第一の入力と前記第 二の入力の反転値とを入力し前配第一の出力を出力する 第一の論理積ゲートと、前記第二の入力と前記第一の入 力の反転値とを入力し前記第三の出力を出力する第二の 論理積ゲートと、前記第一および前記第三の出力を入力 し前記第二の出力を出力する論理和ゲートとを備え、前 配伝播要素は第五,第七の入力の論理積を出力する第三 の論理積ゲートと、第六~第八の入力の論理積を出力す る第四の論理積ゲートと、第五の出力である第七~第九 40 の入力の論理積を出力する第五の論理積ゲートと、第 七、第八、第十の入力の論理積を出力する第六の論理積 ゲートと、第七、第十一の入力の論理積を出力する第七 の論理積ゲートと、第一の入力と前記第三の論理積ゲー トの出力と前記第四の論理積ゲートの出力とを入力とし 第四の出力を出力する第二の論理和回路と、第十二の入 力と前記第六の論理積ゲートの出力と前記第七の論理積 ゲートの出力とを入力とし第六の出力を出力する第三の 論理和回路とを備え、前記第四~第六の入力はそれぞれ

九の入力はそれぞれ3ビットの前記第二の出力の各ビッ トを、前記第十~第十二の入力はそれぞれ3ピットの前 配第三の出力の各ピットを示すことを特徴とする請求項 2記載の比較器。

2

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は比較方法および比較器に 関し、特に2進数で表現された2数の大小関係を検出す る比較方法および比較器に関する。

[0002]

【従来の技術】従来の比較方法および比較器は、2つの 比較要素の大小関係の比較結果出力の2組を入力して1 組の比較結果を出力する構成、すなわち、伝播要素の数 が2つで伝播部が構成されていた。

【0003】図6は、従来の比較方法および比較器にお ける伝播要素の一例を示す回路図である。

【0004】図6において、従来の比較器における伝播 要素31は、3つのANDゲートA31~A33と、2 つのORゲートO31,O32とから構成されていた。

【0005】図6において、下記に示す2組の大小比較 結果出力を入力して、

[0006]

(18, et, si)

(1, e, s, s,)

【0007】下配に示す1組の大小比較結果出力を得る ものである。ここで、1は大きいか否か、eは等しいか 否か、sは小さいか否かをそれぞれ表す信号線である。 [0008]

(1⁰, e¹, s⁰)

[0009]

【発明が解決しようとする課題】上述した従来の比較方 法および比較器は、nビットの2数の大小関係の比較結 果を得るための伝播部の所要段数はlog₂nであるの で、ピット長nが大きい場合は伝播部の所要段数が多く なり、したがって、長い遅延時間と多くのゲート数が必 要であるという欠点があった。

[0010]

【課題を解決するための手段】第1の発明の比較方法 は、n(nは正の整数)個の比較要素からなりnビット の数である第一、第二の数を入力とし各ピット毎の大小 関係を比較してn組の比較結果を出力する比較部と、m (3≤m≤nである整数) 組の伝播要素からなり前配比 較部の前記 n 組の前記比較結果出力を入力とし1 組の前 記比較結果を出力する伝播部とを備え、前記比較要素は 1ピットの数である第一および第二の入力相互間の大小 関係を比較し比較結果として前記第一の入力が前記第二 の入力より大きいか否かを表す第一の出力と、前記第一 の入力が前記第二の入力と等しいか否かを表す第二の出 3 ビットの前記第一の出力の各ビットを、前記第七〜第 50 力と、前記第一の入力が前記第二の入力より小さいか否 3

かを表す第三の出力との3つの出力を1組として出力 し、前記伝播要素はmピット分の前記比較結果を入力し 1組の前記比較結果を出力するものである。

【0011】また、第2の発明の比較器は、1ビットの数である第一および第二の入力相互間の大小関係を比較し比較結果として前記第一の入力が前記第二の入力より大きいか否かを表す第一の出力と、前記第一の入力が前記第二の入力と等しいか否かを表す第二の出力と、前記第一の入力が前記第二の入力より小さいか否かを表す第三の出力との3つの出力を1組とするn(nは正の整 10数)個の比較要素を有しnビットの数である第一,第二の数を入力とし前記第一,第二の数の各ピット毎の前記大小関係を比較してn組の前記比較結果を出力する比較部と、m(3≤m≤nである整数)ビット分の前記比較結果を入力し1組の前記比較結果を出力とするm組の伝播要素を有し前記比較部の前記n組の前記比較結果の出力を入力とし1組の前記比較結果を出力する伝播部とを備えて構成されている。

[0012]

【実施例】次に、本発明の実施例について図面を参照し 20 て説明する。

【0013】図1は本発明の比較方法の一実施例を示す プロック図である。

【0014】本実施例の比較方法は、図1に示すように、比較要素11~1nからなる比較部1と、伝播要素21~2m~2kからなる伝播部2とから構成されている。

【0015】次に、本実施例の動作について説明する。

【0016】本実施例の比較方法は下配に示す n ビットの2数x、yを入力として、

[0017]

 $\mathbf{X} = \mathbf{X}_{n-1} \cdots \mathbf{X}_1 \mathbf{X}_0$

 $y = y_{n-1} \cdots y_1 y_0$

【0018】入力x, yの大小関係、すなわち、x>y であるか否か、x=yであるか否か、x<yであるか否かかのそれぞれの出力を下記に出力するものである。

[0019]

x>y であるか否か:出力は

x=y であるか否か:出力 es

x<y であるか否か:出力 si

【0020】比較要素1i($1 \le i \le n$)は、入力xと yのうちのある1ピット、すなわち、xiとyiの大小 関係を求め、x > yであるか否か、x = yであるか否か、x < yであるか否かのそれぞれの出力を下記に出力するものである。

[0021]

xi>yi であるか否か:出力!

xi=yi であるか否か:出力 ef

xi<yi であるか否か:出力sf

【0022】 伝播要素 $21\sim2m\sim2$ k は、入力 x と y の連続するm ($3\leq m\leq n$ である整数) ピットの大小関係の比較結果を出力する。たとえば、下配のような比較要素 1 i の連続する大小関係の比較結果の出力をm組入力し、

[0023]

 $(l_0^0, e_0^0, s_0^0), \cdots, (l_{m-1}^0, e_{m-1}^0, s_{m-1}^0)$

【0024】下記のような1組の大小関係の比較結果として出力する。

[0025]

(10, et, st)

【0026】伝播部2は、mによって定まるツリー (m ツリー) を構成し、伝播部2の入力としてのn組の大小関係の比較結果をm組毎にまとめて1つの大小関係の比較結果にすることを順次繰返し、最終的に下記に示す1つの大小関係の比較結果を出力する。

[0027]

(15, e8, s8)

【0028】図2は、本発明の比較器の比較部1を構成する比較要素11の一実施例を示す回路図である。

【0029】図2において、本実施例の比較要素11は、2つのANDゲートA11, A12と、ORゲートO11と、2つのインパータI11, I12とを有して構成される。

【0030】次に、本実施例の動作について説明する。

【0031】ANDゲートA11には、入力 \times 0とイパータI11により反転された入力 \times 0が入力され両者の論理積として \times 0> \times 0であるか否かを出力する。ANDゲートA12には、入力 \times 0とイパータI12により反転された入力 \times 0が入力され両者の論理積として \times 0< \times 0であるか否かを出力する。ORゲートO11には、ANDゲートA11、A12の出力が入力され、両者の論理和として \times 0= \times 0であるか否かを出力する。

0 【0032】すなわち、入力x0とy0の大小関係の比較を行ない、x0>y0であるか否か、x0=y0であるか否か、x0=y0であるか否かのそれぞれの出力を下記に出力するものである。

[0033]

xo>y。 であるか否か:出力!3

xo=yo であるか否か:出力 est

xo<yo であるか否か:出力 s3

50 【0034】図3は、比較要素11の以上の動作を表す

5

真理値表を示す図である。

【0035】図4は、本発明の比較器の伝播部2を構成する伝播要素21の一実施例を示す回路図である。

【0036】図4において、本実施例の伝播要素21は、5つのANDゲートA21~A25と、2つのORゲートO21、O22とを有して構成される。

【0037】次に、本実施例の動作について説明する。

【0038】本実施例の伝播要素21は下配に示す3組の大小関係の比較結果出力を入力とする。

[0039]

【0040】これらをまとめて下記に示す1組の大小関係の比較結果として出力する。

[0041]

$$(1_0^1, e_0^1, s_0^1)$$

【0042】図5は、伝播要素21の以上の動作を表す 真理値表を示す図である。

【0043】図5において、記号*は任意の入力を表す。

【0044】以上、本発明の実施例を説明したが、本発明は上記実施例に限られることなく種々の変形が可能である。

【0045】たとえば、比較器を正論理で動作させるだけでなく、負論理で動作させることも本発明の主旨を逸脱しない限り適用できることは勿論である。

【0046】また、比較器の伝播要素においては、m=3の場合について説明したが、他の $m(4 \le m \le n$ である整数)についても本発明の主旨を逸脱しない限り適用できることは勿論である。

[0047]

【発明の効果】以上説明したように、本発明の比較方法 および比較器は、従来 I o g2 n であった伝播部の所要 段数が I o g。nに減少できるので、比較処理の高速化 およびゲート数の減少を図ることができるという効果が ある。

6

【図面の簡単な説明】

【図1】本発明の比較方法および比較器の一実施例を示すプロック図である。

10 【図2】本実施例の比較器の比較要素の一例を示す回路 図である。

【図3】図2に示す比較要素の動作における真理値表を示す図である。

【図4】本実施例の比較器の伝播要素の一例を示す回路 図である。

【図 5】図 5 に示す伝播要素の動作における真理値表を示す図である。

【図 6】従来の比較方法および比較器における伝播要素の一例を示す回路図である。

20 【符号の説明】

1 比較部

2 伝播部

11~1n 比較要素


22~2m 伝播要素

A11, A12, A21~A25, A31, A33 ANDゲート

O11, O21, O22, O31, O32 ORゲート


30

[図2]




[図3]

X.	у₀	926	еŝ	ණේ	
0	0	0	1	0	
0	1	0	0	1	
1	0	1	0	0	
1	1	0	1	0	




【図4】

[图6]



【図1】



[図5]

lå.	e ₀	56 56	E	eş,	80 80	18	eå	ಣೆ	lå	eļ	al.
0	1	0	0	1	0	0	1	0	0	ı	0
1	0	0	*	+	*	•	*	*			
0	1	0	1	0	0	٠	•	*	1	0	0
0	1	ō	0	1	0	1	0	0			
0	Q	1	*	*	*	*	•	•			
0	1	D	0	0	1		•	*	0	0	1
0	1	0	0	1	0	.0	0	1			